本論文では、ティアードメモリシステムにおける高速メモリサイズの最適化手法を提案している。ティアードメモリシステムは、高速メモリと低速メモリの組み合わせで構成され、コストパフォーマンスの良いメモリ容量の拡張を実現する。しかし、高速メモリサイズを適切に決定するのは難しい課題である。なぜなら、アプリケーションの特性と、高速メモリ容量の制限によるページ移行のオーバーヘッドとの複雑な相互作用があるためである。
本論文では、Tunaというシステムを提案している。Tunaは、ページ移行のモデル化に基づいて高速メモリサイズを決定する。具体的には、以下の3つの手順を行う:
マイクロベンチマークを使ってページ移行の影響をモデル化する。ページアクセス数、ページ移行数、演算強度の3つの指標を使ってモデル化を行う。これらの指標は、ページ移行とメモリ帯域幅の競合、ページ移行オーバーヘッド、メモリパフォーマンスに対する感度を表す。
オフラインでマイクロベンチマークを実行し、様々な高速メモリサイズに対するパフォーマンスデータベースを構築する。
アプリケーション実行時に、上記のモデルを使ってリアルタイムに高速メモリサイズを調整する。
評価の結果、Tunaを使うことで、既存手法と比べて平均8.5%(最大16%)の高速メモリ容量を削減できることが示された。これは、同じ5%のパフォーマンス損失目標に対して、Microsoft Pondが報告した5%の高速メモリ削減よりも大きな効果である。
Para Outro Idioma
do conteúdo original
arxiv.org
Principais Insights Extraídos De
by Shangye Chen... às arxiv.org 10-02-2024
https://arxiv.org/pdf/2410.00328.pdfPerguntas Mais Profundas