Conceptos Básicos
본 논문에서는 정적 및 동적 혼합 정밀도를 지원하는 비트 유동적 인-메모리 컴퓨팅(IMC) 가속기인 BF-IMNA를 제안하여 CNN 추론 성능을 향상시키고 에너지 소비를 줄입니다.
Resumen
BF-IMNA: 뉴럴 네트워크 가속을 위한 비트 유동적 인-메모리 뉴럴 아키텍처
본 연구는 CNN 추론 성능을 향상시키고 에너지 소비를 줄이기 위해 정적 및 동적 혼합 정밀도를 지원하는 새로운 인-메모리 컴퓨팅(IMC) 가속기 아키텍처를 설계하는 것을 목표로 합니다.
본 논문에서는 비트 직렬 방식으로 작동하는 연관 프로세서(AP)를 기반으로 하는 BF-IMNA라는 새로운 IMC 가속기 아키텍처를 제안합니다.
BF-IMNA는 계산 유닛으로 2D AP를, 온칩 메모리 저장소로 1D AP를 사용합니다.
본 논문에서는 CNN 작업을 AP 블록에 매핑하는 방법을 설명하고 두 가지 BF-IMNA 설계를 제시합니다.
첫 번째 설계는 최대 병렬 처리를 목표로 하고 두 번째 설계는 제한된 리소스를 고려합니다.
또한, 다양한 CAM 셀 기술, 혼합 정밀도 구성 및 공급 전압에 대한 설계 공간 탐색을 수행하여 BF-IMNA의 성능을 평가합니다.