Conceptos Básicos
本文提出了一種基於諧振 SRAM 的新型計算內存 (rCiM) 架構,並開發了一個自動化工具來探索應用程序特定的 rCiM 設計,旨在最大程度地降低能耗和延遲。
這篇研究論文探討了應用程序特定諧振 SRAM 計算內存 (rCiM) 的架構探索,旨在解決傳統馮紐曼架構中存在的內存瓶頸問題。
背景
傳統的馮紐曼架構依賴於數據在算術邏輯單元 (ALU) 和緩存內存之間的傳輸,由於 CPU 性能遠高於內存性能,這通常会导致內存瓶頸。計算內存 (CiM) 架構通過在緩存內存中處理和存儲數據來解決這個問題,從而最大程度地減少數據移動並提高能源效率。
rCiM 架構
本文提出了一種基於串聯諧振的新型節能 CiM 架構,專為執行布爾邏輯運算而設計。該架構採用 10 晶體管 (10T) SRAM 單元,並具有專用的雙讀取端口,可在傳統讀取操作期間實現較大的電壓擺幅。它還採用基於串聯諧振和電壓增強的寫入驅動器,通過在寫入操作期間回收耗散的能量來顯著降低動態功耗。
方法
本文提出了一種將組合邏輯工作負載映射到最佳諧振緩存架構的算法。該算法利用開源合成工具(Berkeley-ABC 和 YOSYS)生成具有不同層級和門數的獨特與反相圖 (AIG)。然後,它會探索各種 SRAM 拓撲,以找到針對特定應用程序的最佳配置,從而最大程度地降低能耗和延遲。
結果
該算法在 EPFL 組合基準測試電路套件上進行了評估,並在 12 種不同的 SRAM 拓撲上分析了 6900 多種不同的邏輯設計實現。結果表明,與單宏拓撲的基準實現相比,通過考慮 rCiM 緩存大小(範圍從 4KB 到 192KB)的并行處理能力,該工具在所有基準測試中平均可將能耗降低 80.9%。
結論
這項研究強調了基於 SRAM 的 rCiM 架構在應對數據密集型應用程序中內存瓶頸方面的潛力。所提出的自動化工具能夠探索應用程序特定的 rCiM 設計,從而最大程度地降低能耗和延遲。
Estadísticas
與單宏拓撲的基準實現相比,該工具在所有基準測試中平均可將能耗降低 80.9%。
三宏實現與單宏實現相比,平均能量降低了 39%。
六宏實現雖然實現了比三宏實現更低的延遲,但由於功耗較高,平均消耗的能量高出 15%。