Vertical NAND Storage Pass Disturb Free Solution with Dual-Port FeFET

Keskeiset käsitteet

Proposing a dual-port FeFET design to eliminate pass disturb in vertical NAND storage.

Tiivistelmä

The article introduces a dual-port FeFET design to address pass disturb in vertical NAND storage. It explains the challenges faced by single-port designs and the benefits of the proposed dual-port structure. The content covers the origin of pass disturb, experimental verifications, and integration into highly scaled vertical NAND arrays. Detailed insights are provided on the structural modifications, operational principles, and experimental validations of the dual-port FeFET design.

Tilastot

"The proposed design can be incorporated in a highly scaled vertical NAND FeFET string."
"A high VPASS could disturb the memory states."
"VPASS needs to be greater than the highest threshold voltage (VTH) to ensure turning ON unselected cells."
"A narrow VPASS margin is available and sometimes a tradeoff has to be made."

Lainaukset

"The proposed design features an independent non-ferroelectric pass gate for the read and pass operation."
"We argue that there will be negligible disturb to the memory states with the dual-port transistor design."

Tärkeimmät oivallukset

Paving the Way for Pass Disturb Free Vertical NAND Storage via A Dedicated and String-Compatible Pass Gate

by Zijian Zhao,... klo arxiv.org 03-11-2024

https://arxiv.org/pdf/2403.04981.pdf

Syvällisempiä Kysymyksiä

어떻게 이중 포트 FeFET 디자인이 수직 NAND 저장장치의 확장성에 영향을 미칠 수 있을까요?

이중 포트 FeFET 디자인은 수직 NAND 저장장치의 확장성에 긍정적인 영향을 미칠 수 있습니다. 이 디자인은 pass disturb-free 작동을 가능하게 함으로써 저장장치의 안정성을 향상시키고, 셀 간 간섭을 줄여줍니다. 이중 포트 구조는 각각의 포트가 독립적으로 작동하기 때문에 셀 간 영향을 최소화하고, 더 많은 셀을 더 밀도 높게 쌓을 수 있게 해줍니다. 또한, 이중 포트 FeFET은 셀의 상태를 안정하게 유지하면서도 더 빠른 작동 속도와 낮은 에너지 소비를 제공하여 저장장치의 성능을 향상시킬 수 있습니다. 이러한 특성은 수직 NAND 저장장치의 확장성을 향상시키고, 더 많은 셀을 더 작은 공간에 적재할 수 있게 해줄 것입니다.

What are the potential drawbacks or limitations of implementing a dual-port FeFET structure in NAND arrays

이중 포트 FeFET 구조를 NAND 어레이에 구현하는 것에는 잠재적인 단점이나 제한 사항이 있을 수 있습니다. 첫째, 이중 포트 구조는 추가적인 회로 및 복잡한 제어 기능을 필요로 하므로 설계 및 제조 과정이 복잡해질 수 있습니다. 둘째, 이중 포트 FeFET은 추가적인 공간을 차지하고, 셀당 필요한 자원이 더 많아질 수 있어 저장장치의 밀도를 제한할 수 있습니다. 또한, 이중 포트 구조의 안정성과 신뢰성을 보장하기 위해 추가적인 테스트 및 검증이 필요할 수 있습니다. 따라서, 이중 포트 FeFET을 NAND 어레이에 구현할 때 이러한 제한 사항을 고려해야 합니다.

How might the principles of pass disturb-free operation in FeFETs be applied to other memory technologies or semiconductor devices

FeFET에서의 pass disturb-free 작동 원리는 다른 메모리 기술이나 반도체 장치에도 적용될 수 있습니다. 예를 들어, 이러한 원리는 다른 종류의 플래시 메모리나 비휘발성 메모리 장치에도 적용될 수 있습니다. 또한, 이러한 원리는 로직 장치나 센서와 같은 다른 반도체 장치에도 적용될 수 있습니다. pass disturb-free 작동은 장치의 안정성과 신뢰성을 향상시키고, 작동 속도와 에너지 효율성을 향상시킬 수 있습니다. 따라서, FeFET에서의 pass disturb-free 작동 원리는 다양한 반도체 응용 분야에 적용될 수 있는 유용한 기술적 원리입니다.