本プロジェクトは、信頼性の高い擬似乱数生成器(PRNG)を開発し、FPGAを用いて実装することを目的としている。PRNGは多くの技術分野で不可欠なコンポーネントであり、特に混沌系であるロジスティックマップに着目した。
ロジスティックマップは、わずかな初期条件の変化でも大きく異なる出力を生み出す特性を持つ。この性質は、PRNGに求められる予測不可能性に適している。本プロジェクトでは、ロジスティックマップをベースとしたPRNGをVerilog HDLで実装し、CMOD-A7 FPGAボードを用いて検証を行った。
さらに、生成された擬似乱数値をCLTを用いて正規分布に変換することで、より高品質なPRNGを実現した。これには、指数加重移動平均(EWMA)を適用することで、ロジスティックマップの出力の相関を低減させることが重要であった。
最終的に、FPGAボード上で正規分布に従う擬似乱数を生成し、7セグメントディスプレイへの表示や、UARTを通じたPCへの出力を実現した。ヒストグラムの分析により、生成された擬似乱数が理論的な正規分布に適合していることを確認した。
本プロジェクトは、混沌系であるロジスティックマップの特性を活用し、FPGAを用いて高品質な擬似乱数生成器を実現した点で意義があり、デジタルハードウェアにおけるPRNG設計の可能性を示した。
לשפה אחרת
מתוכן המקור
arxiv.org
תובנות מפתח מזוקקות מ:
by Mateo Jalen ... ב- arxiv.org 05-01-2024
https://arxiv.org/pdf/2404.19246.pdfשאלות מעמיקות