本稿では、スケーラブルな量子回路を用いて、パウリ弦の指数関数とハミルトニアンシミュレーションを行う新しい手法が提案されています。
まず、単一量子ビット回転ゲート、アダマールゲート、CNOTゲートを用いて、スケールされたn量子ビットパウリ弦の指数関数の量子回路を設計する方法が示されています。
重要な発見として、恒等ゲートとXゲートで構成される任意の2つのパウリ弦演算子は、置換相似であり、対応する置換行列は、n番目の量子ビットを制御量子ビットとするCNOTゲートの積で表されることが示されています。
この結果に基づき、提案されたパウリ弦の指数関数の回路モデルは、低接続の量子ハードウェア上で実装可能であり、スケーラブルであることが示されています。
すなわち、(n+1)量子ビット系の量子回路は、n量子ビット系の回路に追加の量子ゲートと量子ビットを追加することで構築できます。
次に、鈴木・トロッター近似を用いて、提案された回路モデルをいくつかのクラスのハミルトニアンのユニタリ発展の近似に応用しています。
具体的には、2スパースブロック対角ハミルトニアン、イジングハミルトニアン、時間依存性および時間非依存性のランダム場ハイゼンベルクハミルトニアン、横磁場ランダム量子イジングハミルトニアンが挙げられます。
最大18量子ビットまでの系で行われたシミュレーションの結果、回路近似は厳密な時間発展とよく一致し、その誤差は数値的なトロッター化誤差と同程度であることが示されています。
最後に、NISQコンピュータにおけるゲート実装エラーを考慮して、量子回路シミュレーションにおけるノイズモデルを検討しています。
その結果、ゲートエラーとアイドルエラーがO(10^-3)以下の場合、ノイズありシミュレーションはノイズなしシミュレーションとほぼ同じ結果になることが観察されています。
本稿で提案された量子回路設計手法は、低接続量子ハードウェア上でのパウリ弦の指数関数の効率的な実装を可能にし、様々なハミルトニアンのシミュレーションに有効であることが示されました。
これは、NISQコンピュータを用いた複雑な量子系のシミュレーションに向けて重要な一歩となります。
Egy másik nyelvre
a forrásanyagból
arxiv.org
Mélyebb kérdések