Alapfogalmak
E-Syn은 기술 인식 비용 함수를 사용하여 E-그래프 기반 논리 리라이팅을 수행함으로써 기존 AIG 기반 논리 최적화 기법보다 더 넓은 설계 공간을 탐색할 수 있다.
Kivonat
이 논문은 E-Syn이라는 새로운 논리 최적화 프레임워크를 제안한다. E-Syn은 E-그래프를 활용하여 조합 논리 리라이팅을 수행한다. E-그래프는 등가 관계를 효율적으로 표현할 수 있어 다양한 등가 논리 형태를 탐색할 수 있다. 또한 E-Syn은 기술 의존적 비용 함수를 사용하여 지연 및 면적 최적화를 수행할 수 있다.
구체적으로 다음과 같은 내용을 다룬다:
- E-그래프 기반 리라이팅 기법: E-그래프는 Boolean 대수 규칙을 사용하여 등가 논리 형태를 효율적으로 표현한다. 이를 통해 기존 AIG 기반 기법보다 더 넓은 설계 공간을 탐색할 수 있다.
- 기술 인식 비용 모델: XGBoost 회귀 모델을 사용하여 논리 회로의 지연 및 면적 비용을 예측하는 기술 인식 비용 모델을 개발했다. 이를 통해 기술 독립적 비용 함수의 한계를 극복할 수 있다.
- 효율적인 추출 기법: 기존 추출 기법의 한계를 극복하기 위해 pool 추출 기법을 제안했다. 이 기법은 기술 인식 비용 모델을 효과적으로 활용할 수 있으며, 기존 기법보다 우수한 성능을 보인다.
실험 결과, E-Syn은 지연 최적화에서 평균 15.29% 지연 감소, 면적 최적화에서 평균 6.42% 면적 감소를 달성했다. 또한 E-Syn은 기존 AIG 기반 최적화 기법보다 더 넓은 설계 공간을 탐색할 수 있음을 보였다.
Statisztikák
지연 최적화에서 E-Syn은 평균 15.29% 지연 감소를 달성했다.
면적 최적화에서 E-Syn은 평균 6.42% 면적 감소를 달성했다.
Idézetek
"E-Syn은 기술 인식 비용 함수를 사용하여 E-그래프 기반 논리 리라이팅을 수행함으로써 기존 AIG 기반 논리 최적화 기법보다 더 넓은 설계 공간을 탐색할 수 있다."
"실험 결과, E-Syn은 지연 최적화에서 평균 15.29% 지연 감소, 면적 최적화에서 평균 6.42% 면적 감소를 달성했다."