65nm TPSCoプロセスで製造されたアナログMAPSの特性評価

核心概念

本稿では、ALICE ITS3アップグレードを含む将来の高エネルギー物理実験における効率的な追跡システムに必要な設計パラメータを洗練するために、CERN SPSにおけるビームテスト測定で得られた、65 nm TPSCo CMOSイメージングプロセスを用いた小型アナログMAPSテスト構造であるCE-65v2チップの特性評価の結果を報告する。

要約

論文情報

• タイトル: 65 nm TPSCoプロセスで製造されたアナログMAPSの特性評価
• 著者: E. Ploerer, 他多数
• 出版物: JINSTに提出予定
• 会議: 第25回放射線イメージング検出器ワークショップ
• 開催日: 2024年6月30日～7月4日
• 開催地: ポルトガル、リスボン

研究の背景と目的

• モノリシックアクティブピクセルセンサー（MAPS）は、従来のハイブリッドセンサーに比べて、材料費、コスト、消費電力、ピッチの縮小など、さまざまな利点があり、STAR実験、ALICE実験、EIC、FCC-eeなど、現在進行中および提案されている多くの（衝突型）物理実験で採用されている。
• ALICE実験では、LHCの第2回長期停止中に、ITS2と呼ばれる、7層の同心円状の層からなる完全なMAPSベースの追跡検出器を実装し、LHCで初めてMAPSを採用した。
• 追跡とバーテックスのパフォーマンスをさらに向上させるために、ITS3アップグレードでは、ITS2の最も内側の3つの層を、ウェハースケールの曲面センサーで構成される3つの完全な円筒形の層に置き換え、チップの優れた空間分解能（5 µm）と低い材料予算（0.09% X0/層）を目指している。
• これらの層は、市販されているTPSco 65 nm CMOSイメージングプロセスでサポートされているスティッチング技術に依存する。
• ITS3アップグレードの文脈では、2020年12月の提出で、一連の小型テスト構造、すなわち、アナログピクセルテスト構造（APTS）、デジタルピクセルテスト構造（DPTS）、および回路探索型65 nm（CE-65）が作成された。
• 2023年初頭の2回目の提出により、CE-65v2を含む、いくつかの小型テスト構造を進化させることができた。
• CE-65v2チップは、さまざまなチップバリアントを通じて65 nm CMOSプロセスの電荷収集および電気的特性を調査するために開発された。

CE-65v2チップの概要

• 48列24行に配置された1152ピクセルのマトリックスで構成され、ローリングシャッター読み出しを備えている。
• ピクセル内エレクトロニクスは、読み出しエレクトロニクスの入力段からDC分離されたAC結合増幅器で構成されており、センサーの逆バイアス用のリセット電圧をリセットノードに印加することができる。
• これらの研究では、完全な空乏を実現するために、10 Vのリセット電圧を印加した。
• 全体として、CE-65v2チップには、主に3つの軸を探ることを目的とした15のバリアントがある。
  • プロセス変動: 標準、変更済み、ギャップありで変更済み
  • ピッチ変動: 15 µm、18 µm、22.5 µm
  • マトリックス形状: 正方形 vs 六角形

実験方法

• 放射線源を用いた特性評価: 55Fe線源からのX線を用いて、CE-65v2チップの広範な特性評価を実施した。
• ビームテスト: CERN SPS（H6ビームライン）でビームテスト測定を実施し、さまざまなCE-65v2バリアントの効率と分解能を調べた。

結果

• ゲインの均一性: 55Feラボテストでは、検討したCE-65v2バリアントについて、O(5%)レベルまでのゲインの均一性が実証された。
• 空間分解能: CERN SPSでのビームテスト測定では、大規模マトリックス65 nm CMOSテスト構造で優れた分解能が得られた。
• 標準プロセスで両方のピッチで得られた3 µm未満の空間分解能は、FCC-eeの要件を満たしており、消費電力、読み出しレート、製造の容易さに関してピクセルピッチのトレードオフが可能になる。
• 効率: ギャップありで変更されたプロセスでは、15 µmと22.5 µmの両方のチップで～180 e−まで99%を超える効率を達成できる広い動作範囲を示した。
• 電荷収集: 標準プロセスでは、電荷収集が遅く、電荷トラップの影響を受けやすく、ピクセル間で高い電荷共有を示した。ギャップありで変更されたプロセスでは、ピクセル境界でのギャップ変更により、標準プロセスとは異なり、電界がピクセルエッジで適切に伝搬する。

結論

• 本稿では、CE-65v2チップの最初の結果を報告する。
• 特に、電荷共有特性とその効率と分解能への影響に重点を置いて、標準プロセスとギャップありで変更されたプロセス、およびさまざまなピクセルピッチ（15 µm、22.5 µm）の詳細な比較を行った。
• 65 nm TPSCo MAPSの幅広い用途を可能にする。
• ただし、チップが低電子しきい値レジーム外で動作している場合、空間分解能は急速に低下することが観察されており、ノイズや電荷トラップなどの放射線欠陥の影響を受けやすくなっている。
• より広い動作範囲とより高速な電荷収集により、変更されたプロセスは高放射線環境に適している。
• CE-65v2チップの特性評価により、ALICE ITS3アップグレードを含む高度な粒子検出アプリケーションの候補技術として、65 nm TPSCoプロセスを検証する上で、APTSおよびDPTSの研究を補完した。
• 実証された空間分解能、効率、ゲインの均一性、およびマトリックス形状と放射線耐性に関する進行中の研究は、将来の高エネルギー物理実験における効率的な追跡システムに必要な設計パラメータをさらに洗練するのに役立つ。

統計

標準プロセスでは、15 µmと22.5 µmのチップでそれぞれ～130 e−と～150 e−まで99%を超える効率が達成される。
変更されたギャップありプロセスでは、15 µmと22.5 µmの両方のチップで～180 e−まで99%を超える効率が達成される。
標準プロセスでは、15 µmと22.5 µmのチップで70 e−のシードしきい値でそれぞれ～1.5 µmと～2 µmの優れた分解能を達成できる。
標準プロセスにおける22.5 µmピッチチップでは、中心ピクセルが担う平均電荷率は～60%未満であり、最頻値は～45%とさらに低く、標準プロセスの特徴である高い電荷共有を示している。
変更されたギャップありプロセスにおける22.5 µmピッチチップでは、中心ピクセルが担う平均電荷率は、標準プロセスチップに比べてかなり高く、電荷率は85%を超えている。

引用

標準プロセスで両方のピッチで得られた3 µm未満の空間分解能は、FCC-eeの要件を満たしており、消費電力、読み出しレート、製造の容易さに関してピクセルピッチのトレードオフが可能になる。

抽出されたキーインサイト

Characterisation of analogue MAPS produced in the 65 nm TPSCo process

by Eduardo Ploe... 場所 arxiv.org 11-14-2024

https://arxiv.org/pdf/2411.08740.pdf

深掘り質問

この研究で得られた知見は、医療用画像処理や天文学など、高エネルギー物理学以外の分野にどのように応用できるでしょうか？

この研究で得られた、65nm TPSCo CMOSイメージングプロセスを用いたMAPSの特性評価に関する知見は、高エネルギー物理学以外の分野、特に医療用画像処理や天文学にも応用できる可能性があります。

医療用画像処理: 高エネルギー物理学実験で求められる高い空間分解能と効率性は、医療用画像処理、特にX線画像診断や陽電子放射断層撮影（PET）においても非常に重要です。MAPSは、従来のX線検出器やシンチレータベースの検出器に比べて、空間分解能、感度、ノイズ特性に優れているため、より鮮明な画像を提供し、診断の精度向上に貢献できます。さらに、低消費電力という特性は、モバイル機器での利用や被曝量の低減にもつながります。

天文学: 天文学の分野では、宇宙線やガンマ線などの高エネルギー粒子を検出し、画像化することが求められます。MAPSは、高いエネルギー分解能と時間分解能を備えているため、宇宙線の種類やエネルギー分布を正確に測定することができます。また、大面積化が容易であるため、広範囲の宇宙を観測する望遠鏡にも適しています。
これらの応用例以外にも、材料科学や非破壊検査など、高感度かつ高分解能な画像処理が求められる分野においても、MAPSは大きな可能性を秘めています。

標準プロセスと比較して、変更されたギャップありプロセスに伴う欠点は何でしょうか？

変更されたギャップありプロセスは、標準プロセスと比較して、電荷収集の高速化や電荷共有の低減など、多くの利点がある一方で、いくつかの欠点も存在します。

製造プロセスが複雑化: ギャップ構造の形成など、製造プロセスが複雑になるため、歩留まりが低下する可能性があります。歩留まりの低下は、チップの製造コスト増加に直結するため、商業利用を検討する上で重要な要素となります。

ピクセルサイズ縮小の制限: ギャップ構造を形成するためには、ある程度のスペースが必要となるため、ピクセルサイズを極端に小さくすることが難しくなります。ピクセルサイズ縮小は、空間分解能の向上に寄与するため、高分解能が求められるアプリケーションでは、標準プロセスの方が有利な場合があります。

長期的な信頼性: ギャップ構造の導入による長期的な信頼性への影響については、さらなる研究が必要です。特に、放射線損傷による特性変化や、経年劣化による性能低下の可能性については、慎重に評価する必要があります。
これらの欠点を踏まえ、変更されたギャップありプロセスを採用する際には、ターゲットとするアプリケーションの要求仕様と、プロセスに伴うメリット・デメリットを比較検討することが重要です。

量子コンピューティングの進歩は、MAPSベースの追跡システムの設計と機能にどのような影響を与えるでしょうか？

量子コンピューティングの進歩は、MAPSベースの追跡システムの設計と機能に、主に以下の2つの側面から大きな影響を与える可能性があります。

データ解析の高速化: 量子コンピューティングは、従来のコンピュータでは処理が困難な大規模なデータセットに対しても、高速な解析を可能にします。MAPSベースの追跡システムは、大量のデータを生み出すため、量子コンピューティングによる高速データ解析は、リアルタイムでのイベント再構成や、より高度な解析手法の実現に貢献します。例えば、複雑な事象選別や、粒子識別の精度向上などが期待されます。

シミュレーションの高度化: 量子コンピューティングを用いることで、より現実的な条件を考慮した複雑なシミュレーションが可能になります。例えば、検出器の材料特性や、粒子との相互作用をより正確にモデル化することで、検出器の設計最適化や、性能評価の精度向上に役立ちます。
しかし、量子コンピューティングは発展途上の技術であり、現時点では、MAPSベースの追跡システム設計に直接的に適用できる段階ではありません。量子コンピュータの実用化には、ハードウェア・ソフトウェア両面でのさらなる発展が必要不可欠です。
一方、量子コンピューティングの進展は、新しいアルゴリズムや解析手法の開発を促進し、将来的には、MAPSベースの追跡システムの設計や機能に革新をもたらす可能性を秘めています。