本論文では、FPGA SoCに組み込み型Few-Shot Learningシステムを実装するための課題に取り組んでいる。主な貢献は以下の通りである:
PEFSLパイプラインでは、Tensilフレームワークを使用してDNNバックボーンをトレーニングし、ONNXフォーマットに変換、Tensilコンパイラでコンパイルすることで、FPGA SoCへのデプロイメントを実現している。
また、ResNet-9やResNet-12といった小規模なバックボーンアーキテクチャを検討し、32x32ピクセルの入力画像サイズ、16個の特徴マップ数、ストライド畳み込みなどの設計パラメータを最適化することで、5-way 1-shotタスクにおいて54%の精度を達成しつつ、30ms以下の低遅延を実現している。
Naar een andere taal
vanuit de broninhoud
arxiv.org
Belangrijkste Inzichten Gedestilleerd Uit
by Luca... om arxiv.org 05-01-2024
https://arxiv.org/pdf/2404.19354.pdfDiepere vragen