深層ニューラルネットワークは多くの分野で広く展開されています。Resistive Random Access Memory(ReRAM)クロスバーのインシチュ処理能力により、ReRAMベースのアクセラレータは低消費電力かつ高性能でDNNを加速する潜在力を示しています。しかし、このような種類のアクセラレータは周辺回路、特にAnalog-to-Digital Converter(ADC)の高消費電力に苦しんでおり、全体消費電力の60%以上を占めています。この問題は、ReRAMベースのアクセラレータがより高い効率を達成することを妨げています。
冗長なAnalog-to-Digital変換操作は推論精度を維持するために寄与していないものがあり、そのような操作はADC検索ロジックを修正することで排除することができます。これらの観察に基づいて、我々はアルゴリズム・ハードウェア共同設計手法を提案し、両方のデザインと量子化アルゴリズムで共同設計手法を探求します。まず、我々はクロスバーのビットライン沿いに出力分布に焦点を当て、細かい粒度で冗長なADCサンプリングビットを特定します。さらにADCビットを圧縮するために、異なる量子化戦略が異なる間隔内で部分結果に適用される硬件フレンドリーな量子化方法と符号化スキームを提案します。
これら2つの機能をサポートするために、SAR-ADCに基づく軽量な設計を提案します。私たちの方法はエネルギー効率だけでなく、アルゴリズムの柔軟性も保持しています。実験では、私たちの方法がADC電力削減約1.6〜2.3倍可能であることが示されています。
Til et annet språk
fra kildeinnhold
arxiv.org
Viktige innsikter hentet fra
by Chenguang Zh... klokken arxiv.org 03-11-2024
https://arxiv.org/pdf/2402.06164.pdfDypere Spørsmål