Resumo
この記事では、IEEE 754倍精度浮動小数点演算に代わる64ビットPositの使用を探究しています。Posit算術は高い精度を提供し、特に繰り返しソルバーにおいて収束までの反復回数を減らすことが示されています。FPGAおよびASIC合成結果は、64ビットPosit算術とquireのハードウェアコストが大きいことを強調しています。PolyBenchスイートによるベンチマーク結果では、64ビットPositが倍精度浮動小数点数よりも高い精度を提供することが示されています。
Index:
- Abstract and Introduction:
- IEEE 754標準に代わる64ビットPosit算術の有用性。
- 科学計算における正確性要件と新たな浮動小数点表現の可能性。
- Big-PERCIVAL Core Extension:
- PERCIVAL RISC-Vコアの拡張とposit64サポート。
- FPGAおよびASIC合成結果から明らかになったハードウェアコスト。
- PolyBench Benchmarking:
- Posit32およびPosit64のIEEE 754倍精度浮動小数点演算と比較したベンチマーク結果。
Estatísticas
Results show that posit64 can obtain up to 4 orders of magnitude lower mean square error than doubles.
Despite the large hardware cost, posit arithmetic may provide a potential alternative representation for scientific computing.
Results were measured on Big-PERCIVAL running on the Genesys II FPGA board.