Conceitos essenciais
本文探討了多層晶片中電感耦合通訊 (ICL) 的串擾問題,並提出使用時間交織多工和 1-of-4 編碼方案來減輕串擾的影響。
Resumo
多層晶片電感耦合通訊中的串擾問題
論文資訊
Alghotmi, A. S. (20XX). Crosstalk in Inductive Coupling Communications for Multi-Stacked Chips. IEEE.
研究目標
本研究旨在探討多層晶片中電感耦合通訊 (ICL) 的串擾問題,並評估減輕串擾的技術。
研究方法
本研究使用 Ansys HFSS 電磁模擬器模擬不同線圈配置下的串擾行為,並使用 Matlab Simulink 評估位元錯誤率 (BER)。研究中比較了不同線圈間距、線圈陣列佈局和編碼方案對串擾的影響。
主要發現
- 線圈間距增加會降低串擾。
- 改變線圈陣列佈局可以有效減少串擾。
- 4 相位時間交織多工技術和 1-of-4 編碼方案可以顯著降低串擾,但會降低頻寬。
主要結論
串擾是多層晶片 ICL 通訊中的重要問題,會影響訊號完整性和增加錯誤率。本研究證明了時間交織多工和 1-of-4 編碼方案是減輕串擾的有效技術。
研究意義
本研究為多層晶片 ICL 通訊的設計提供了實用的指導方針,有助於開發高效且低串擾的通訊系統。
研究限制與未來方向
本研究僅模擬了有限的線圈配置和編碼方案。未來研究可以探討其他串擾抑制技術,並在實際晶片上驗證模擬結果。
Estatísticas
晶片間垂直距離:106 微米
線圈尺寸:250 微米 x 250 微米
線圈匝數:5 匝
線圈陣列佈局:2 x 2
線跡間距:1 微米、3 微米、5 微米
線跡寬度:1 微米、3 微米、5 微米
頻率:0.1 GHz、1 GHz、1.45 GHz、3 GHz
4 相位時間交織多工技術頻寬:10 Gb/s
1-of-4 編碼方案頻寬:20 Gb/s
Citações
"The benefits of utilising ICL in 3D-ICs are that it can communicate more widely than other vertical communication approaches and is cheaper in manufacturing, making it more favoured [5]."
"Crosstalk is a significant issue in ICLs for 3D-ICs, affecting signal integrity and increasing error rates."
"This paper simulates and analyses the crosstalk interference in off-chip and on-chip communications in multi-stacked chips where Inductive Coupling Links (ICLs) are the communication medium."