Centrala begrepp
JugglePAC는 단일 부동 소수점 가산기를 사용하여 고속 연속 가변 길이 데이터 세트를 효율적으로 처리하는 완전 파이프라인 누산 회로이다.
Sammanfattning
이 논문은 JugglePAC라는 새로운 완전 파이프라인 누산 회로를 소개한다. JugglePAC는 단일 부동 소수점 가산기를 사용하여 고속 연속 가변 길이 데이터 세트를 효율적으로 처리한다.
JugglePAC의 핵심 구성 요소는 다음과 같다:
- 상태 머신: 직렬 입력 데이터 추가와 FIFO 버퍼의 데이터 처리를 관리
- 매칭 시프트 레지스터: 서로 다른 데이터 세트의 부분합을 구분하기 위한 레이블링 시스템
- 쌍 식별기: 부분합 쌍을 식별하고 가산 스케줄링을 관리
- FIFO 버퍼: 가산기 가용성 여부와 관계없이 부분합 쌍을 임시 저장
JugglePAC는 기존 솔루션에 비해 면적과 타이밍 측면에서 모두 우수한 성능을 보인다. 다양한 FPGA 플랫폼에서 구현 및 평가되었으며, 기존 설계 대비 최대 71%의 면적 감소와 높은 처리량을 달성했다.
Statistik
JugglePAC는 기존 설계 대비 최대 71%의 슬라이스 사용량 감소를 달성했다.
JugglePAC의 총 지연 시간은 약 1.077 μs로, 대부분의 이전 설계와 비교해 경쟁력 있거나 더 우수하다.
JugglePAC는 208 MHz의 동작 주파수를 달성하여 많은 이전 설계를 능가한다.
JugglePAC는 "슬라이스 × μs" 지표에서 가장 낮은 값을 보여, 면적과 성능의 균형을 가장 잘 달성했다.
Citat
"JugglePAC는 단일 부동 소수점 가산기를 사용하여 고속 연속 가변 길이 데이터 세트를 효율적으로 처리한다."
"JugglePAC는 기존 솔루션에 비해 면적과 타이밍 측면에서 모두 우수한 성능을 보인다."