Vertical NAND Storage Pass Disturb Free with Dual-Port FeFET

核心概念

Proposing a dual-port FeFET design to eliminate pass disturb in vertical NAND storage.

摘要

この記事では、垂直NANDストレージにおけるパスの乱れを排除するためのデュアルポートFeFETデザインが提案されています。シングルポート設計の課題とデュアルポート設計の効果について実験的に検証されており、高信頼性の密度記憶を可能にする有望な手法であることが示唆されています。

統計資料

フェロ電気ゲートスタックプロセスモジュールは、薄いSiO2ベースの界面層から始まり、ALDを使用してドープされたHfO2フィルムが堆積されます。
FEOL FeFETデバイスは、22nmノードゲートファースト高κメタルゲートCMOSプロセスで製造されました。
BEOL IWO FeFETの特性評価では、100サイクルの読み取り操作が行われました。

引述

"Due to its unique serial structure, vertical NAND array is more susceptible to disturb than other structures of memory array during memory read and write operations."
"The proposed design can be incorporated in a highly scaled vertical NAND FeFET string."

從以下內容提煉的關鍵洞見

Paving the Way for Pass Disturb Free Vertical NAND Storage via A Dedicated and String-Compatible Pass Gate

by Zijian Zhao,... 於 arxiv.org 03-11-2024

https://arxiv.org/pdf/2403.04981.pdf

深入探究

このデュアルポートFeFETデザインは他の技術領域でも応用可能ですか？

このデュアルポートFeFETデザインは、半導体メモリ技術に限らず、他の分野や産業にも応用可能性があります。例えば、高密度で信頼性の高い記憶装置が必要なさまざまなエレクトロニクス製品や情報通信システムに適用することが考えられます。また、フェロ電気効果を利用した新しいタイプの論理回路やセンサーなどへの応用も期待されています。さらに、エネルギーハーベスティングやIoT（Internet of Things）向けの低消費電力デバイスとしても活用できる可能性があります。