本文提出了RTL2MµPATH和SYNTHLC兩種自動化方法和工具。RTL2MµPATH可以從SystemVerilog處理器設計中自動合成出所有可能的微架構執行路徑(µPATH)。SYNTHLC則進一步利用RTL2MµPATH的結果,通過符號資訊流分析,自動合成出一組形式化驗證的洩漏簽名,用於描述硬體側通道的特性。