本研究は、トランジスタサイジングの課題に取り組むため、以下の3つの新しい要素を提案している。
これらの要素を統合したKATO手法は、ベースラインと比較して、シミュレーション回数を2倍削減し、設計性能を1.2倍向上させることができた。
具体的には、2段オペアンプ、3段オペアンプ、バンドギャップ回路を用いた実験を行った。KATOは、従来手法と比べて、より少ないシミュレーション回数で最適な設計を見つけることができた。また、転移学習を活用することで、異なる回路設計や技術ノード間でも高い性能を発揮した。
本研究の提案手法は、アナログ回路設計の自動化に大きく貢献できると期待される。特に、設計者の専門知識に頼らずに、効率的にトランジスタサイジングを行えるようになることで、設計時間の短縮と設計品質の向上が期待できる。
Sang ngôn ngữ khác
từ nội dung nguồn
arxiv.org
Thông tin chi tiết chính được chắt lọc từ
by Wei W. Xing,... lúc arxiv.org 04-24-2024
https://arxiv.org/pdf/2404.14433.pdfYêu cầu sâu hơn