Kernekoncepter
ISA-basiertes Simulationsframework für PIM-Beschleuniger zur Optimierung von Software und Hardware.
Resumé
Das Papier präsentiert ein ISA-basiertes Simulationsframework für PIM-Beschleuniger, das die Optimierung von Software und Hardware ermöglicht. Es umfasst eine ISA, einen Compiler und einen Simulator. Die ISA ermöglicht die Entkopplung von Software und Hardware, was die Exploration von Software-/Hardware-Optimierungen erleichtert. Der Simulator unterstützt eine zyklusgenaue Simulation, Konfigurierbarkeit und Skalierbarkeit. Es wird eine vergleichende Analyse mit MNSIM2.0 durchgeführt, wobei die Kommunikationsmechanismen und die Leistung bewertet werden.
I. EINLEITUNG
PIM zeigt Potenzial für beschleunigte neuronale Netzwerke.
Vorherige Arbeiten haben Simulator-Designs für PIM-Beschleuniger vorgestellt.
II. INSTRUCTION SET ARCHITECTURE
ISA berücksichtigt die Anforderungen von DNNs und PIM-Architekturen.
Matrix-, Vektor-, Transfer- und Skalaranweisungen sind Teil der ISA.
III. SIMULATIONSRAHMEN
Der Compiler wandelt DNN-Beschreibungen in Anweisungen um.
Der Simulator basiert auf SystemC und ermöglicht eine zyklusgenaue Simulation.
IV. EXPERIMENTELLE ERGEBNISSE
Software-/Hardware-Optimierungen werden unabhängig bewertet.
Vergleich mit MNSIM2.0 zeigt Leistungsunterschiede.
V. SCHLUSSFOLGERUNG
Das ISA-basierte Simulationsframework ermöglicht die Optimierung von Software und Hardware.
Statistik
Das Simulationsframework umfasst 64 Kerne mit je 512 Kreuzschienen.
Die Performance-first-Algorithmus erreicht eine durchschnittliche Verbesserung von 2x gegenüber dem Utilization-first-Algorithmus.
Die ROB-Größe beeinflusst die Inferenzlatenz.
Citater
"Die ISA ermöglicht die Entkopplung von Software und Hardware."
"Der Simulator basiert auf SystemC und ermöglicht eine zyklusgenaue Simulation."