本研究では、抵抗性メモリ(ReRAM)デバイスの高速な生成モデリングアプローチを提案している。このモデルは、実際のデバイスの測定データに基づいて訓練され、デバイス間(D2D)およびサイクル間(C2C)の変動を正確に捉えることができる。
モデリングのアプローチは以下の通り:
このモデルをVerilog-Aで実装し、既存のコンパクトモデルと比較したところ、読み取りと書き込みの両方で大幅な高速化が実現できた。特に、256x256の抵抗性クロスバー配列の書き込みでは13 OPS、1024x1024の読み出しでは60万OPSを達成した。これは、従来のモデルでは実現できなかった大規模なニューロモーフィック回路シミュレーションを可能にする。
toiselle kielelle
lähdeaineistosta
arxiv.org
Tärkeimmät oivallukset
by Tyler Hennen... klo arxiv.org 04-10-2024
https://arxiv.org/pdf/2404.06344.pdfSyvällisempiä Kysymyksiä