本研究では、大規模言語モデル(LLM)を用いたDNNハードウェアアクセラレータ設計の自動化を目的として、Systolic Array Accelerator Dataset (SA-DS)を提案している。
SA-DSは、Gemminiジェネレータを使用して生成された多様なシステリックアレイアクセラレータのデザインサンプルで構成されている。各サンプルには、アクセラレータのマイクロアーキテクチャの言語的な説明と、Chiselによる設計コードが含まれている。
SA-DSの活用により、LLMを用いたハードウェアアクセラレータ設計の研究が促進されることが期待される。具体的には、SA-DSのサンプルを使ってLLMをファインチューニングしたり、マルチショットプロンプティングを行うことで、LLMの能力を最大限に引き出すことができる。また、生成されたアクセラレータ設計に対して自動的な検証と評価を行うことで、設計の品質を高めていくことも可能となる。
全体として、SA-DSは、専門知識を必要とせずにDNNハードウェアアクセラレータを設計できるようにするための重要なリソースとなることが期待される。
לשפה אחרת
מתוכן המקור
arxiv.org
תובנות מפתח מזוקקות מ:
by Mahmoud Nazz... ב- arxiv.org 04-18-2024
https://arxiv.org/pdf/2404.10875.pdfשאלות מעמיקות