基於查找表的神經網路硬件

提出了一種基於查找表的可編程和可擴展的神經網路加速器框架(LUT-NA),通過預先計算的更快查找來降低傳統數字加速器的功耗和面積開銷,同時避免模擬電路的噪聲和失配問題。