本論文では、ハードウェアトロイの検出を容易にするための設計段階での稀少性の低減手法について提案している。
まず、理論的な分析を行い、ハードウェア設計における稀少信号の発生要因を明らかにした。具体的には、論理ゲートの種類や論理深度、設計面積などが稀少性に影響することを示した。
次に、設計の多様性と面積最適化の2つの手法を提案した。設計の多様性では、同じ機能を実現する異なる実装方式を検討し、稀少性の低い設計を選択する。面積最適化では、論理最適化によって設計面積を削減することで、稀少性を低減する。
提案手法の有効性を検証するため、統計的テスト生成法と最大クリーク活性化法の2つのトロイ検出手法を用いて評価を行った。その結果、提案手法によって稀少性が低減されたことで、トロイ検出の効率が大幅に向上することが示された。
To Another Language
from source content
arxiv.org
Key Insights Distilled From
by Aruna Jayase... at arxiv.org 04-18-2024
https://arxiv.org/pdf/2302.08984.pdfDeeper Inquiries