Core Concepts
LLM을 활용하여 시스톨릭 어레이 기반 AI 하드웨어 가속기 설계를 자동화할 수 있는 데이터셋 SA-DS를 제안한다.
Abstract
이 연구에서는 SA-DS라는 시스톨릭 어레이 기반 AI 가속기 데이터셋을 소개한다. SA-DS는 Gemmini 가속기 생성기를 사용하여 다양한 공간 배열 설계를 제공하며, 이를 통해 사용자가 다양한 프로젝트에 맞게 설계를 적응하고 재사용할 수 있다.
SA-DS는 Chisel 프로그래밍 언어로 구현되어 있어 명확하고 효율적인 코딩 스타일을 제공한다. 또한 Gemmini의 구성 가능한 특성을 활용하여 다양한 애플리케이션 요구 사항을 충족할 수 있다.
실험 결과, SA-DS를 활용하면 기존 HLS 데이터셋에 비해 LLM을 통한 하드웨어 가속기 설계 생성 성능이 향상되는 것을 확인할 수 있었다. 이는 SA-DS의 예제들이 LLM의 기능과 더 잘 부합하기 때문인 것으로 분석된다. 이를 통해 SA-DS가 하드웨어 가속기 설계 프로세스를 간소화하는 데 실용적인 가치가 있음을 보여준다.
Stats
시스톨릭 어레이 가속기 설계에 사용되는 주요 메트릭과 수치는 다음과 같다:
공간 배열 크기: 처리 요소(PE)의 개수를 결정하여 계산 능력에 영향을 미침
데이터 흐름: PE 간 데이터 이동을 관리하며 Output Stationary, Weight Stationary, 동적 선택 등의 옵션이 있음
기능 유닛: ReLU, 정규화 등의 DNN 기능을 지원하는 추가 유닛
누산 및 공간 배열 출력 유형: 계산 정밀도에 영향을 미치며 주로 부호 있는 정수 유형을 지원하나 부동 소수점 및 복잡한 정수 유형으로 확장 가능
Quotes
"LLM은 하드웨어 가속기 설계 자동화를 위한 유망한 솔루션을 제공한다."
"SA-DS는 LLM 기반 하드웨어 가속기 설계 연구를 활성화하는 데 기여할 것으로 기대된다."