Core Concepts
선형 피드백 시프트 레지스터(LFSR)를 기반으로 하는 세 가지 추출기를 사용하여 의사 난수 비트 스트림을 생성하는 방법을 조사하였다. 이러한 추출기는 LFSR의 취약점을 극복하고 암호학적 강도를 높일 수 있다.
Abstract
이 보고서는 선형 피드백 시프트 레지스터(LFSR)를 기반으로 하는 세 가지 추출기를 사용하여 의사 난수 비트 스트림을 생성하는 방법을 조사한다.
표준 LFSR과 von Neumann 추출기의 조합:
von Neumann 추출기는 LFSR의 취약점을 극복하고 암호학적 강도를 높일 수 있다.
이 조합은 약 25%의 효율을 달성한다.
확장된 LFSR과 3비트 추출기의 조합:
3비트 추출기는 입력 비트를 효율적으로 사용하여 약 42%의 효율을 달성한다.
적절한 변환 테이블 설계가 중요하다.
표준 LFSR과 실행 추출기의 조합:
실행 추출기는 50%의 효율을 달성하지만 암호학적 강도가 약하다.
실행 길이에 따라 출력 비트가 결정되므로 공격에 취약할 수 있다.
이 세 가지 추출기는 모두 LFSR의 취약점을 극복하고 암호학적 강도를 높일 수 있다. 효율과 암호학적 강도 사이의 균형을 찾는 것이 중요하다.
Stats
표준 LFSR 기반 von Neumann 추출기(sLFSR16-vNe)의 출력 주기는 65,535 상태이며, 유효 상태(0, 1)의 출력 비트 수는 32,768개로 입력 비트당 약 25%의 효율을 달성한다.
확장된 LFSR 기반 3비트 추출기(eLFSR16-3be)의 출력 주기는 131,072 상태이며, 유효 상태(0, 1)의 출력 비트 수는 65,535개로 입력 비트당 약 42%의 효율을 달성한다.
표준 LFSR 기반 실행 추출기(sLFSR16-Re)의 출력 주기는 65,535 상태이며, 유효 상태(0, 1)의 출력 비트 수는 32,768개로 입력 비트당 약 50%의 효율을 달성한다.
Quotes
"선형 피드백 시프트 레지스터(LFSR)는 암호학적으로 약하다 - n비트 길이의 시프트 레지스터에 대해 2^n 비트 스트림 시퀀스만 있으면 적절한 선형 피드백 회로와 레지스터의 초기 상태를 구성할 수 있다."
"추출기 또는 적절한 변환 테이블을 사용하여 LFSR의 기본 비트 스트림에서 축소된 비트 스트림을 얻는 것은 생성된 의사 난수 비트 스트림의 통계적 특성, 즉 균형 잡힌 1과 0의 분포, 무작위 실행 길이 및 낮은 상관관계와 높은 선형 복잡도를 결합할 수 있다."