Verschleierung von RTL-Verbindungen durch polymorphe Schaltkästen für die sichere Hardwaregenerierung

Core Concepts

In dieser Arbeit wird eine Methode zur Verschleierung von RTL-Verbindungen durch den Einsatz von polymorphen Schaltkästen präsentiert. Zusätzlich werden sicherheitsoptimierte Algorithmen für High-Level-Synthese vorgestellt, um die Anzahl der RTL-Verbindungen zu Funktionseinheiten zu erhöhen, die mehrere Ausgänge beeinflussen. Dadurch werden bei falscher Identifizierung der Schlüsselbits der polymorphen Schaltkästen alle diese Ausgänge korrupt.

Abstract

Die Arbeit präsentiert eine Methode zur Verschleierung von RTL-Verbindungen durch den Einsatz von polymorphen Schaltkästen. Zunächst wird ein einfaches Design eines polymorphen Schaltkastens unter Verwendung polymorpher Transistoren beschrieben. Dieser Schaltkastenentwurf bietet mehr mögliche Schlüsselbitmuster als ein herkömmlicher CMOS-basierter Schaltkastenansatz, ohne dabei die Fläche zu erhöhen.
Darüber hinaus werden sicherheitsoptimierte Algorithmen für die High-Level-Synthese vorgestellt. Diese Algorithmen erhöhen die Anzahl der RTL-Verbindungen zu Funktionseinheiten, die mehrere Ausgänge beeinflussen. Wenn polymorphe Schaltkästen an diesen strategischen Stellen eingefügt werden, führt eine falsche Identifizierung der Schlüsselbits zur Korruption aller dieser Ausgänge.
Schließlich wird die Robustheit des obfuskierten Designs gegen den SMT-basierten RTL-Logikangriff getestet. Die Ergebnisse zeigen, dass der Fehlerrate mit zunehmender Anzahl der eingefügten polymorphen Schaltkästen steigt.

Stats

Die Anzahl der Schlüsselbits pro polymorphem Schaltkastenelement beträgt 8 (4 Steuerleitungs-Schlüsselbits und 4 Polaritäts-Schlüsselbits), was im Vergleich zu 4 Schlüsselbits bei einem herkömmlichen CMOS-basierten Schaltkastendesign eine deutliche Erhöhung darstellt.

Quotes

"Polymorphe Transistoren weisen die Charakteristik der Ambipolarität auf, mit zwei Gate-Anschlüssen (Steuergatter und Polaritätsgatter) und einem einzelnen Bauelement, das je nach angelegter Spannung am Polaritätsgatter entweder als n-Typ- oder p-Typ-Transistor fungieren kann."
"Wenn die korrekten Schlüsselbits nicht angelegt werden, würde dies eine inkorrekte Funktionalität am Ausgang erzeugen."

Key Insights Distilled From

RTL Interconnect Obfuscation By Polymorphic Switch Boxes For Secure Hardware Generation

by Haimanti Cha... at arxiv.org 04-12-2024

https://arxiv.org/pdf/2404.07426.pdf

Deeper Inquiries

Wie könnte man die Sicherheit des Designs weiter erhöhen, indem man zusätzliche Techniken wie Split-Manufacturing oder Watermarking kombiniert?

Die Sicherheit des Designs könnte weiter gesteigert werden, indem zusätzliche Techniken wie Split-Manufacturing oder Watermarking in Kombination mit der vorgestellten RTL Interconnect Obfuscation eingesetzt werden. Beim Split-Manufacturing wird das Design in zwei Teile aufgeteilt, wobei einer bei einem unvertrauenswürdigen Foundry und der andere bei einer vertrauenswürdigen Einrichtung hergestellt wird. Durch diese Methode wird die Sicherheit erhöht, da die unvertrauenswürdige Foundry keinen Zugriff auf das gesamte Design hat. Watermarking hingegen ermöglicht es, das Design auf eine Weise zu markieren, die schwer zu entfernen ist, ohne die Funktionalität des ICs zu beeinträchtigen. Durch die Kombination dieser Techniken mit der RTL Interconnect Obfuscation kann die Sicherheit des Designs weiter gestärkt werden, da verschiedene Schutzebenen implementiert werden, die es Angreifern erschweren, das Design zu entschlüsseln oder zu manipulieren.

Welche Auswirkungen hätte eine Erhöhung der Komplexität des Designs auf die Effektivität des vorgestellten Verschleierungsansatzes?

Eine Erhöhung der Komplexität des Designs könnte sowohl positive als auch negative Auswirkungen auf die Effektivität des vorgestellten Verschleierungsansatzes haben. Auf der positiven Seite könnte eine erhöhte Komplexität des Designs dazu führen, dass Angreifer vor zusätzliche Herausforderungen gestellt werden, da mehr Interconnects und Funktionsblöcke vorhanden sind, die verschleiert werden müssen. Dies könnte die Sicherheit des Designs verbessern, da die Entschlüsselung erschwert wird. Auf der negativen Seite könnte eine erhöhte Komplexität jedoch auch die Implementierung und Verwaltung des Verschleierungsansatzes erschweren. Es könnte schwieriger sein, die richtigen Stellen für die Platzierung der Polymorphic Switch Boxes zu identifizieren, und die Testbarkeit des Designs könnte beeinträchtigt werden. Daher ist es wichtig, bei der Erhöhung der Komplexität des Designs eine ausgewogene Herangehensweise zu wählen, um die Effektivität des Verschleierungsansatzes nicht zu beeinträchtigen.

Lassen sich die Erkenntnisse aus dieser Arbeit auch auf andere Hardwarearchitekturen wie Network-on-Chip-Systeme übertragen?

Die Erkenntnisse aus dieser Arbeit können durchaus auf andere Hardwarearchitekturen wie Network-on-Chip-Systeme übertragen werden. Der grundlegende Ansatz der RTL Interconnect Obfuscation durch die Verwendung von Polymorphic Switch Boxes könnte auch auf Network-on-Chip-Systeme angewendet werden, um die Sicherheit dieser Systeme zu erhöhen. Network-on-Chip-Systeme bestehen aus einer Vielzahl von Verbindungen und Knoten, die für die Kommunikation zwischen den verschiedenen Komponenten des Systems verantwortlich sind. Durch die Implementierung von Verschleierungstechniken wie Polymorphic Switch Boxes könnten potenzielle Angriffspunkte in diesen Verbindungen abgesichert werden, um die Integrität und Vertraulichkeit der Kommunikation in Network-on-Chip-Systemen zu gewährleisten. Es ist jedoch wichtig, die spezifischen Anforderungen und Eigenschaften von Network-on-Chip-Systemen zu berücksichtigen, um die Effektivität der Verschleierungstechniken optimal anzupassen.