Der Zweistufige Perceptron-Prädiktor (TLP) besteht aus zwei verbundenen mikroarchitektonischen Perceptron-Prädiktoren, dem First Level Predictor (FLP) und dem Second Level Predictor (SLP).
FLP führt eine genaue Off-Chip-Vorhersage durch, indem er mehrere Programmeigenschaften auf Basis virtueller Adressen und eine neuartige selektive Verzögerungskomponente verwendet. Die Neuheit von SLP besteht darin, dass er sich auf die Off-Chip-Vorhersage stützt, um die L1D-Prefetch-Filterung unter Verwendung physischer Adressen und der FLP-Vorhersage als Merkmale zu steuern.
TLP ist der erste Hardware-Vorschlag, der sowohl Off-Chip-Vorhersage als auch Prefetch-Filterung unter Verwendung eines mehrstufigen Perceptron-Hardware-Ansatzes angeht. TLP benötigt nur 7 KB Speicherplatz.
Die Experimente zeigen, dass TLP die durchschnittliche Anzahl der DRAM-Transaktionen im Vergleich zu einem Baseline-System ohne Off-Chip-Vorhersagemechanismus um 30,7% und 17,7% in Einprozessor- und Mehrprozessorkontexten reduziert. Infolgedessen erzielt TLP geometrische Durchschnittsleistungssteigerungen von 6,2% und 11,8% in Einprozessor- und Mehrprozessorkontexten.
To Another Language
from source content
arxiv.org
Deeper Inquiries