Core Concepts
科学的なアプリケーションにおいて、高データレートと低遅延を持つニューラルネットワークはすべてのパラメータをオンチップに保持する必要があります。
Abstract
ニューラルネットワーク(NN)が科学分野で重要性を増している。
高データレートでデータを処理するためには、すべてのNNパラメータをオンチップに収める必要がある。
オフチップからウェイトを取得する時間がない場合も多い。
カスタム/再構成可能なロジックとのコデザインが必要。
LHCセンサーベンチマークでは、オンチップ推論とカスタムアーキテクチャ実装が不可欠。
アーキテクチャ上の含意
科学的機械学習タスクでは、すべてのNNパラメータをオンチップに収める必要がある。
BRAMやFFなどのオンチップメモリは帯域幅と速度が高く、制約条件を満たすことができる。
メモリバンド幅と計算性能に基づいて異なるサイズのモデルに対する計算性能とメモリバンド幅を予測し、オンチップ推論領域を示す。
ハードウェア・ソフトウェアコデザイン
空間データフロースタイルやLUT(ルックアップテーブル)を使用したNN実装は精度とハードウェア性能要件を満たすためにコード設計されている。
ASICは25 nsのレイテンシ要件を満たす唯一のプラットフォームであり、カスタムハードウェアが必要。
Stats
LHCセンサーNNは80 GB/sのメモリバンド幅と25 nsのレイテンシ予算が必要です。ASICだけがこの25 nsレイテンシ予算を満たします。
Quotes
"全てのNNパラメータはオンチップに収まらなければならない。"
"カスタムおよび再構成可能なハードウェア上での硬貨/ソフトウェアコード設計はこれら極端なタスク要件に対応する手段です。"