Core Concepts
チップレット型設計手法を用いることで、高スループットかつ実用的な完全準同型暗号化ハードウェアアクセラレータを実現した。
Abstract
本研究では、完全準同型暗号化(FHE)の実用化を目的として、チップレット型設計手法に基づくハードウェアアクセラレータ「REED」を提案した。
REED の主な特徴は以下の通りである:
設計の柔軟性と拡張性: 設計パラメータ(N1, N2)を変更することで、様々な面積/性能のトレードオフを実現できる。これにより、実世界のニーズに合わせて最適化が可能。
チップレット型実装: 従来の単一チップ設計とは異なり、複数のチップレットを組み合わせることで、製造コストの低減、高い歩留まり、短納期を実現。これにより、FHEの実用化を大きく前進させる。
高性能計算: 提案するハイブリッドNTT/INTT設計や自動形態変換ユニットにより、高スループットを実現。また、通信-計算の並列処理により、全体の性能を向上。
実用性の検証: 提案手法を用いて、暗号化ニューラルネットワーク学習を初めて実現。CPU(24コア)に比べ5,982倍の高速化を達成し、FHEの実用性を実証した。
以上のように、REED は FHEの実用化に向けた重要な一歩となる。チップレット型設計手法の活用と高性能計算技術の融合により、FHEの実用性を大幅に高めることができた。
Stats
CPUに比べ、REED 2.5Dは5,982倍高速化を実現した。
REED 2.5Dは、状態の最新FHEアクセラレータと比べて2倍のエネルギー効率と50%低コストを達成した。
REED 2.5Dは、7nmプロセスで96mm2のチップ面積と82.5Wの平均消費電力を実現した。
Quotes
"FHEの潜在的な有用性は、クラウドコンピューティング、データ処理、機械学習など、幅広い分野にわたる。"
"FHEスキームの共通の制限は、計算と記憶のオーバーヘッドが大きいことで、これにより実世界での展開が阻害されている。"
"提案するチップレット型設計手法は、製造コストの低減、高い歩留まり、短納期を実現し、FHEの実用化を大きく前進させる。"