本論文では、メモリ共有型マルチコアクラスタにおいて、システリック演算を効率的に実行するための新しいハイブリッドアーキテクチャを提案している。
提案アーキテクチャでは、小型で省エネルなRISC-Vコアをシステリック配列の演算要素(PE)として活用し、共有メモリ上のキューを介して柔軟な構成のシステリック・トポロジーを形成できる。また、XqueueおよびQueue-linked registers (QLRs)と呼ばれる2つの軽量なRISC-V ISA拡張命令を導入し、キューアクセスの効率化を図っている。
Xqueueは単一命令でキューの境界条件チェックや先頭/末尾ポインタの更新を行う。一方、QLRsは演算要素のレジスタファイルへの自律的なアクセスを可能にし、明示的な通信命令を不要にする。
提案アーキテクチャでは、システリック・データフローとグローバルな共有メモリ通信を組み合わせた新しい実行モデルを実現できる。これにより、デジタル信号処理カーネルの性能と省エネ性を最適化できる。
提案アーキテクチャをオープンソースのMemPoolマルチコアシステムに実装し、その評価を行っている。わずか6%の面積増加で、システリック演算の利用率を最大73%まで向上させることができる。また、22nmプロセスで600MHzで動作し、最大208GOPS/Wの高いエネルギー効率を達成する。
To Another Language
from source content
arxiv.org
Key Insights Distilled From
by Sergio Mazzo... at arxiv.org 04-25-2024
https://arxiv.org/pdf/2402.12986.pdfDeeper Inquiries