Core Concepts
ADCの数を減らし、非線形アナログ回路を使用してMIMOシステムの容量を向上させる。
Abstract
この記事は、大きな帯域幅通信システムにおけるADCのエネルギー効率低下に焦点を当てています。ADCの数と分解能を減らすことで消費電力を削減する方法が提案されていますが、これにより性能損失が生じます。そこで、非線形アナログ演算子(包絡線検出器や多項式演算子)を導入し、性能損失を軽減する方法が提案されています。異なるアーキテクチャ設計やパラメータにおける実現可能なレートセットを比較するために、通信システムの情報理論的性能限界が調査されています。22nm FDSOI CMOS技術と65nm Bulk CMOSトランジスタ技術に基づく回路シミュレーションと計測結果も提供されています。
Introduction:
ADCs contribute significantly to power consumption in MIMO systems.
Energy-efficiency of ADCs drops above 100MHz sampling rate.
Mitigating Approaches:
Reduce number and resolution of ADCs to decrease power consumption.
But, this leads to performance loss due to increased quantization error.
Proposed Solution:
Use nonlinear analog operators before sampling and quantization at the ADCs.
Study the application of envelope detectors and polynomial operators for mitigating rate-loss.
Receiver Architecture:
Linear analog combiners, nonlinear analog operators, and few-bit ADCs are designed.
Performance Evaluation:
Investigate achievable rates under different architecture designs and parameters.
Provide circuit simulations and measurement results for proposed receiver architecture.
Stats
ADCの消費電力は500mWです。
高速かつ高分解能なADCは消費電力が増加します。
Quotes
"Analog to Digital Converters (ADCs) are a major contributor to the power consumption of multiple-input multiple-output (MIMO) receivers."
"Decreasing the number and resolution of ADCs leads to performance loss due to increased quantization error."