Core Concepts
신경형태 하드웨어 가속기에서 시냅스 지연을 활용하여 높은 성능의 스파이킹 신경망 모델을 학습하고 배포하는 프레임워크를 제안한다.
Abstract
이 연구는 디지털 신경형태 하드웨어 가속기에서 시냅스 지연을 활용하여 높은 성능의 스파이킹 신경망 모델을 학습하고 배포하는 프레임워크를 제안한다.
주요 내용은 다음과 같다:
시냅스 가중치와 지연을 동시에 최적화하는 하드웨어 인식 학습 프레임워크를 제안한다.
메모리 효율적인 시냅스 지연 가속을 위한 새로운 하드웨어 구조인 SCDQ(Shared Circular Delay Queue)를 소개한다.
Intel Loihi와 Imec Seneca 두 가지 디지털 신경형태 하드웨어 플랫폼에서 시냅스 지연 모델을 평가한다.
시냅스 지연 모델의 하드웨어 배포 시 정확도 저하가 미미하며, 에너지 효율성과 지연 시간 측면에서 이점이 있음을 확인한다.
Stats
700-48-48-20 모델의 Loihi 실행 시 평균 에너지 소모는 28.4 μJ이다.
700-48-48-20 모델의 Seneca 실행 시 평균 에너지 소모는 43.6 μJ이다.
700-48-48-20 모델의 Loihi 실행 시 평균 지연 시간은 9.1 ms이다.
700-48-48-20 모델의 Seneca 실행 시 평균 지연 시간은 4.25 ms이다.
Quotes
"이 연구는 시냅스 지연을 매개변수화한 하드웨어 인식 모델을 다중 코어 신경형태 하드웨어 가속기에 성공적으로 적용한 최초의 사례이다."