Core Concepts
아날로그 컴퓨팅 메모리 가속기에서 아날로그-디지털 변환기(ADC)는 중요한 역할을 하지만 에너지와 면적 소모가 크다. 이 연구에서는 아키텍처 수준의 매개변수를 이용하여 ADC의 에너지와 면적을 빠르게 추정할 수 있는 모델을 제안한다.
Abstract
이 논문은 아날로그 컴퓨팅 메모리(CiM) 가속기에서 아날로그-디지털 변환기(ADC)의 에너지와 면적을 모델링하는 방법을 제안한다.
CiM 가속기는 아날로그 연산을 사용하여 에너지를 절감할 수 있지만, ADC를 사용하여 계산된 아날로그 값을 읽어야 한다. ADC는 상당한 에너지와 면적을 소모할 수 있으며, ADC 해상도 또는 ADC 개수와 같은 아키텍처 수준의 결정이 ADC 에너지와 면적에 큰 영향을 미칠 수 있다.
이 연구에서는 아키텍처 수준의 매개변수(ADC 개수, 총 처리량, 기술 노드, ADC 해상도)를 입력으로 받아 ADC 에너지와 면적을 추정하는 모델을 제안한다. 이를 통해 연구자들은 ADC 관련 아키텍처 수준 트레이드오프를 빠르고 쉽게 모델링할 수 있다.
에너지 모델은 처리량, 해상도, 기술 노드에 따른 에너지 상한선을 사용하여 추정한다. 면적 모델은 처리량, 해상도, 기술 노드, 에너지를 입력으로 하는 회귀 모델을 사용한다.
이 모델을 사용하여 RAELLA CiM 가속기 설계를 탐색하였다. ADC 해상도, 처리량, ADC 개수 변화에 따른 전체 가속기의 에너지와 면적을 분석하였다. 이를 통해 아키텍처 수준 결정이 ADC에 미치는 영향을 확인할 수 있었다.
Stats
처리량이 증가할수록 ADC 에너지가 증가한다.
처리량, 해상도, 기술 노드가 증가할수록 ADC 면적이 증가한다.
총 처리량 요구사항에 따라 최적의 ADC 개수가 달라진다. 저처리량 가속기는 적은 수의 ADC를, 고처리량 가속기는 많은 수의 ADC를 사용하는 것이 에너지-면적 관점에서 효율적이다.
Quotes
"아날로그 컴퓨팅 메모리(CiM) 가속기는 아날로그-디지털 변환기(ADC)를 사용하여 계산된 아날로그 값을 읽는다. ADC는 상당한 에너지와 면적을 소모할 수 있으며, ADC 해상도 또는 ADC 개수와 같은 아키텍처 수준의 결정이 ADC 에너지와 면적에 큰 영향을 미칠 수 있다."
"이 연구에서는 아키텍처 수준의 매개변수(ADC 개수, 총 처리량, 기술 노드, ADC 해상도)를 입력으로 받아 ADC 에너지와 면적을 추정하는 모델을 제안한다."