Core Concepts
기존 텐서 컴퓨팅 유닛 아키텍처에서 간과된 계산 재사용 문제를 해결하기 위해 EN-TensorCore 아키텍처를 제안하여 칩 면적과 전력 소비를 크게 줄일 수 있다.
Abstract
본 논문은 텐서 계산의 핵심 연산인 행렬 곱셈에서 발생하는 계산 재사용 문제를 해결하기 위해 EN-TensorCore 아키텍처를 제안한다. 기존 텐서 컴퓨팅 유닛 아키텍처에서는 이 문제가 간과되었는데, EN-TensorCore는 이를 해결하여 칩 면적과 전력 소비를 크게 줄일 수 있다.
EN-TensorCore는 기존 아키텍처와 호환되며, 다양한 마이크로아키텍처에 적용할 수 있다. 실험 결과, 256 GOPS, 1 TOPS, 4 TOPS 규모의 텐서 컴퓨팅 유닛에서 각각 8.7%, 12.2%, 11.0%의 면적 효율 향상과 13.0%, 17.5%, 15.5%의 에너지 효율 향상을 달성했다.
Stats
256 GOPS 규모 텐서 컴퓨팅 유닛에서 8.7%의 면적 효율 향상과 13.0%의 에너지 효율 향상
1 TOPS 규모 텐서 컴퓨팅 유닛에서 12.2%의 면적 효율 향상과 17.5%의 에너지 효율 향상
4 TOPS 규모 텐서 컴퓨팅 유닛에서 11.0%의 면적 효율 향상과 15.5%의 에너지 효율 향상
Quotes
"기존 텐서 컴퓨팅 유닛 아키텍처에서는 계산 재사용 문제가 간과되었다."
"EN-TensorCore는 기존 아키텍처와 호환되며, 다양한 마이크로아키텍처에 적용할 수 있다."