Core Concepts
공정 변동으로 인한 타이밍 오류를 최소화하면서도 성능을 향상시킬 수 있는 자동화된 근사 회로 합성 프레임워크를 제안한다.
Abstract
이 논문은 공정 변동으로 인한 타이밍 오류를 해결하기 위한 자동화된 근사 회로 합성 프레임워크를 제안한다. 주요 내용은 다음과 같다:
공정 변동을 정확하게 모델링하기 위해 1000개의 변동 라이브러리를 생성하였다. 이를 통해 회로의 지연 분포를 정확하게 추정할 수 있다.
유전 알고리즘 기반의 최적화 프레임워크를 제안하였다. 이 프레임워크는 회로의 임계 경로 지연과 분산을 줄이면서도 최소한의 기능적 오류만을 허용하는 근사 회로를 생성한다.
고수준의 지연 및 오류 추정기를 개발하였다. 이를 통해 최적화 과정을 가속화하고 확장성을 높였다.
다양한 산술 회로, 이미지 처리 벤치마크, 기계 학습 분류기에 대해 평가를 수행하였다. 실험 결과, 제안한 근사 회로는 단 5.3 × 10-3의 오류만으로도 공정 변동 하에서 타이밍 오류 없이 동작할 수 있음을 보였다.
Stats
공정 변동으로 인한 최악의 오류 (NMED)는 회로에 따라 10-2 ~ 10-1 수준이다.
제안한 근사 회로의 최악의 오류 (NMED)는 5.3 × 10-3 수준이다.