ハードウェアレイアウトを考慮することで、ゲートカッティングの際に回路深さを最小化し、量子回路ニッティングの実用性を高める。
分散深層学習トレーニングのためのハードウェアアクセラレータの最適化手法を提案する。パイプラインパラレルおよびテンソルモデルパラレルの分散トレーニングシナリオに対応し、スループットやエネルギー効率などのメトリックを最大化する。
