核心概念
Modular Exponentiationにおける軽量な障害検出アーキテクチャが、ARM Cortex-A72プロセッサやAMD/Xilinx Zynq Ultrascale+、Artix-7 FPGAsでエラー検出率をほぼ100%に近づけつつ、計算オーバーヘッドを最小限に抑えることが可能。
要約
本研究では、暗号システムの信頼性を確保するために重要な役割を果たすModular Exponentiationの障害検出アプローチが提案されています。この手法は、RSAやDiffie-Hellmanプロトコルなど多くの暗号システムで使用される基本的なコンポーネントに適用可能であり、計算負荷を最小限に抑えながら非常に高いエラー検出率を達成します。ARM Cortex-A72プロセッサや2種類の異なるFPGA上でのシミュレーションと実装結果から、この手法はわずか7.66%の計算コスト増加と1%未満の面積増加で高いエラー網羅率を提供することが示されています。
統計
提案手法はエラー検出率をほぼ100%に近づけつつ、計算オーバーヘッドを約7%以下に抑える。
RSA-CRT(中国剰余定理を使用したRSA)に対して提案手法は安全ではないことが示されている。
l = 128(y長さの6.25%)を選択することで非常に高いエラー網羅率が達成される。
引用
"Fault and error detection play a pivotal role in ensuring the integrity of results within any algorithms."
"In this paper, we have introduced a new fault detection approach specifically designed for modular exponentiation."
"Our method, with a mere 7.66% increase in computational cost and less than 1% in area, can provide high error coverage."