本文探討了序列的 SMT 理論設計,旨在為 SMT-LIB 中序列理論的標準化做出貢獻。作者首先回顧了現有序列理論的變體,並定義了一套理論設計標準,用於評估不同理論變體的優劣。然後,作者基於這些標準,提出了一系列對序列 SMT 理論的修改建議。
文章首先概述了現有的序列理論,包括 CVC5 和 Z3 等 SMT 求解器中使用的理論,以及 Wang 和 Appel 提出的帶有串聯的數組理論 (Arrayc)。作者指出,現有理論存在一些差異,例如符號的選擇和部分函數的處理方式。
作者提出了一套設計 SMT 理論時應考慮的標準,包括:
文章討論了處理部分函數的三種方法:欠規範、過規範和添加參數。作者分析了每種方法的優缺點,並建議根據具體情況選擇合適的方法。
基於上述標準,作者提出了一系列對序列理論的修改建議,包括:
本文對序列的 SMT 理論設計進行了深入探討,提出了一套設計標準,並根據這些標準對現有理論變體提出了改進建議。這些建議有助於促進序列理論的標準化,並提高其在 SMT 求解器中的推理效率。
他の言語に翻訳
原文コンテンツから
arxiv.org
深掘り質問