ARM プロセッサ上での多階層メモリ中心型プロファイリング
ARM SPEを活用して、アプリケーションのメモリアクセスパターンを正確かつ効率的に分析する。
CVA6 RISC-V プロセッサのスーパースカラ実装のためのパフォーマンスモデルの活用
CVA6 RISC-Vプロセッサのパフォーマンスモデルを構築し、RTL実装前に性能関連の変更を評価した。CoreMarkでの精度は99.2%である。このモデルを使ってCVA6のスーパースカラ機能を評価した。設計フェーズでモデルを使ってパフォーマンスバグを検出・修正した。スーパースカラ機能によりCVA6のパフォーマンスはCoreMark上で40%向上した。
メモリ内デジタル処理の統合: マイクロアーキテクチャ設計からPythonテンサーまで
メモリ内デジタル処理(PIM)アーキテクチャを、高レベルのPythonライブラリからマイクロアーキテクチャ設計まで統合的に提案する。
同期型MIPSプロセッサの非同期実装 - SAMIPS: 合成された非同期プロセッサ
本論文は、Balsa言語と合成システムを用いて開発された、MIPSマイクロプロセッサの完全な非同期実装であるSAMIPSについて詳述する。SAMIPSの設計プロセス、データおよび制御ハザードに対する革新的なソリューション、そして定量的な評価を提示する。
高密度ハードウェアアクセラレータ向けの5T-2MTJ STT支援型スピン軌道トルクベースの三値連想メモリ
本研究では、5つのトランジスタと2つの磁気トンネル接合から成る新しい不揮発性のスピン移行トルク支援型スピン軌道トルクベースの三値連想メモリを提案する。デバイスレベルからアプリケーションレベルまで包括的な検討を行い、高精度な検索と書き込み性能を実現している。
ベクトルアーキテクチャ向けの分割キャッシュ「Bicameral Cache」
ベクトルアーキテクチャにおいて、スカラーアクセスとベクトルアクセスの特性の違いを活かすため、それぞれに最適化されたキャッシュ構造を持つ「Bicameral Cache」を提案する。
スケーラブルなRISC-Vベクトルプロセッサ「SPEED」による効率的な多精度DNNインファレンスの実現
SPEEDは、カスタマイズされたベクトル命令、効率的なハードウェアアーキテクチャ、柔軟なデータフロー設計により、4ビットから16ビットまでの多精度DNNインファレンスを効率的に実現する。
RAVE: RISC-V ベクトル実行アナライザ - QEMUトレーシングプラグイン
QEMUプラグインのRAVEを使用して、RISC-V v1.0およびv0.7.1ベクトル拡張を実行するアプリケーションをすばやくシミュレーションおよび分析できる。
高速浮動小数点数の累積を実現するパイプラインド累積回路「JugglePAC」
JugglePACは、高速な浮動小数点数の累積を実現するための新しいパイプラインド回路である。単一の浮動小数点加算器を使用しながら、高スループットと低面積複雑度を実現する。
次世代の知能を実現するための非同期確率プロセッサ「PASS」
PASS は、Ising モデルの固有の並列性を活用し、最先端の14nmCMOS FinFET 技術を使用して、完全にオンチップ統合された非同期確率アクセラレータを実現しました。最適化問題、機械学習、神経シミュレーションなど、幅広い問題に適用でき、CPUに比べて最大23,000倍のエネルギー効率を実現しました。
© 2024 by Linnk AI