本研究は、回路設計と技術ノードの違いを考慮した、効率的なトランジスタサイジング手法を提案する。具体的には、自動カーネル構築、異なる回路と技術ノード間の転移学習、選択的な転移学習スキームを統合したKATO手法を開発した。これにより、シミュレーション回数を2倍削減し、設計性能を1.2倍向上させることができた。