FPGA를 활용한 효율적인 SAT 해결을 위한 부울 제약 전파 가속화

FPGA 기반 병렬 처리를 통해 DPLL 알고리즘의 가장 비용이 많이 드는 부울 제약 전파(BCP) 부분을 가속화하여 SAT 솔버의 성능을 향상시킨다.