本論文では、SRAM-PIMアーキテクチャにおいて、ビットレベルスパーシティを効率的に活用するための手法を提案している。
まず、FTAアルゴリズムを提案し、重みの各ビットの非ゼロビット数を一定に保つことで、ランダムに分布する非ゼロビットの特性を維持しつつ、データの規則性を向上させている。
次に、DB-PIMアーキテクチャを提案し、FTAアルゴリズムで得られた重みパターンに最適化された演算ユニットとアドレッシング機構を備えている。これにより、ランダムに分布する非ゼロビットの効率的な処理を実現している。
さらに、入力特徴量のスパーシティを動的に検出し、全ゼロブロックを迂回する入力前処理ユニットを備えることで、入力スパーシティの活用も図っている。
提案手法により、従来手法と比較して最大7.69倍の高速化と83.43%のエネルギー削減を達成している。これは、SRAM-PIMアーキテクチャにおけるビットレベルスパーシティの活用が極めて有効であることを示している。
To Another Language
from source content
arxiv.org
Djupare frågor