使用性能模型實現超標量 CVA6 處理器
建立了一個準確且易於修改的 CVA6 RISC-V 處理器性能模型,並利用該模型實現了一個超標量版本的 CVA6 處理器,在 CoreMark 基準測試中性能提升達 40%。
同步異步處理器SAMIPS
本文介紹了SAMIPS,一個完全自動合成的異步MIPS處理器,並詳細描述了其設計過程和創新解決方案,以及對Balsa作為硬件描述語言和合成系統的見解。
高度利用、可重配置的基於ReRAM的多功能就地加速器 - HURRY
HURRY是一種可重配置和多功能的基於ReRAM的就地加速器,通過動態調整ReRAM陣列大小和功能來提高空間利用率和時間利用率,從而實現顯著的性能、能源和面積效率提升。
向量架構的雙室快取：分離式快取設計
提出一種新的快取組織，稱為雙室快取(Bicameral Cache)，針對向量架構的特性進行優化設計。該設計將標量和向量存取分離到不同的快取分區，以避免它們之間的干擾，並利用向量存取的特性進行預取以提升效能。
RAVE: 一個用於模擬RISC-V向量指令執行的QEMU插件
本文提出了RAVE，一個用於模擬和分析RISC-V向量指令執行的QEMU插件。RAVE能夠快速模擬和分析在RISC-V v1.0和v0.7.1向量擴展上運行的應用程序,並提供詳細的向量化指標報告。
高效的 Llama2 架構加速器在嵌入式 FPGA 上的應用
本文提出了一種名為 LlamaF 的高效 Llama2 架構加速器,專為嵌入式 FPGA 設計,以提高大型語言模型在資源受限設備上的推理性能。
定制化的變壓器加速器框架在Versal ACAP上的應用
提出了一個名為CAT的定制化變壓器加速器框架,能夠在Versal ACAP上衍生出定制化的變壓器加速器家族,並通過對硬件和模型的特性進行分析,採用自上而下的定制化策略,最終形成高性能和高能效的加速器。
動態同時多執行緒架構
本文提出了一種新的動態同時多執行緒架構(DSMT)，能夠有效地從單一程序中提取多個執行緒並同時執行。DSMT利用預測控制流和推測性執行來動態生成執行緒，並使用簡單的機制來跟蹤寄存器和內存中的執行緒間依賴關係。
© 2024 by Linnk AI