최적의 지연 시간을 가지는 선형 크기의 가산기 회로

본 논문에서는 이진 숫자 덧셈을 위한 효율적인 회로를 제시한다. 입력 비트의 도착 시간을 고려하여 회로의 지연 시간을 최소화하는 것이 목표이다.