本論文では、バイナリ畳み込みと固定小数点畳み込みを組み合わせた新しい建築ブロック「Blend module」を提案している。Blend moduleは、メインパスでバイナリ畳み込みを、スキップパスで固定小数点畳み込みを行う。また、メインパスとスキップパスの両方にバッチ正規化層を配置することで、精度の向上を図っている。
提案手法を用いて、ResNet-20やMLPMixerなどの既存のビジョンモデルを改良したBlendNetを開発した。BlendNet-20はCIFAR-10データセットで88.0%の分類精度を達成し、従来の最先端バイナリニューラルネットワークよりも0.8%高い精度を実現している。また、処理速度も1.4倍高速化できている。
さらに、BlendNetモデルをFPGA上に効率的にマッピングするためのコンパイラを開発した。コンパイラは、畳み込み層とバッチ正規化層の融合などの最適化を行い、エンドツーエンドの推論遅延を最小化している。
FPGA実装の評価では、DSPブロックの再構成可能性を活用することで、低消費電力化を実現できることを示した。提案手法は従来手法と比べて2.5倍の電力削減を達成している。
To Another Language
from source content
arxiv.org
Thông tin chi tiết chính được chắt lọc từ
by Arash Fayyaz... lúc arxiv.org 05-02-2024
https://arxiv.org/pdf/2307.03784.pdfYêu cầu sâu hơn