로그인
통찰 - ハードウェア設計
LHCにおけるFPGAを用いたナノ秒級ハードウェア回帰木の処理
LHCの高エネルギー物理実験における欠損横運動量の推定問題に対して、FPGAを用いて10ナノ秒未満の高速な回帰木アルゴリズムを実装した。
FPGAを使用したロジスティックマップ擬似乱数生成器の開発
ロジスティックマップの特性を活用し、FPGAを用いて効率的で信頼性の高い擬似乱数生成器を開発した。中心極限定理を適用することで、生成された擬似乱数が正規分布に従うことを示した。
CIRCT の階層化、合成可能、実行可能な形式的意味論
本論文は、CIRCT ハードウェア IR の初めての形式的意味論を提案する。この意味論は階層化されており、合成可能で実行可能である。
高精度タイミング、省エネルギーを実現する組み込みシステム向けハイレベル合成手法
ハイレベル合成手法を拡張し、状態ベースのタイミング情報を活用することで、高精度タイミングと省エネルギーを両立する組み込みシステムの設計を可能にする。
大規模言語モデルを用いたVerillogコード生成のための多専門家アーキテクチャ
大規模言語モデルを用いたVerillogコード生成の性能を向上させるため、設計の複雑さに応じて専門化された複数の言語モデルを統合したアーキテクチャを提案する。
EDAツールの合成エラーをLLMで説明する
LLMを使用して、初心者ユーザーにとって分かりやすい方法でEDAツールの合成エラーメッセージを説明することができる。
ハードウェア生成言語に基づくメタモデリングアプローチの利点
メタモデリングに基づくアプローチは、最小の実装努力で非常に強力な生成器を提供することができ、最先端のハードウェア生成言語であるSpinalHDLやChiselよりも優れた代替手段である。
ハードウェアメモリ一貫性の効率的な検証
メモリ一貫性モデル(MCM)の検証は、一般目的の高性能なオーバーアウトオーダー発行マイクロプロセッサベースの共有メモリシステムにとって非常に複雑であり、ハードウェア設計バグの主な原因となっている。QEDは、観察可能性に基づく新しい検証手法を提案し、メモリ命令の直接順序ペアと外部イベントのみを考慮することで、スケーラブルな検証を実現する。
