핵심 개념
FPGA SoCに組み込み型Few-Shot Learningシステムを実装するための、オープンソースのエンドツーエンドパイプラインPEFSLを提案する。
초록
本論文では、FPGA SoCに組み込み型Few-Shot Learningシステムを実装するための課題に取り組んでいる。主な貢献は以下の通りである:
- FPGA SoCで実時間物体分類を行う数少ない組み込み型Few-Shot Learningプラットフォームの1つ。
- Tensilオープンソースフレームワークに基づいた、DNNバックボーンの設計、トレーニング、評価、デプロイメントのためのエンドツーエンドオープンソースパイプラインPEFSLを開発。
- MiniImageNetデータセットを使用して、低消費電力かつ低遅延のFew-Shot Modelをデモンストレーションとして構築し、PYNQ-Z1ボード上に展開。
PEFSLパイプラインでは、Tensilフレームワークを使用してDNNバックボーンをトレーニングし、ONNXフォーマットに変換、Tensilコンパイラでコンパイルすることで、FPGA SoCへのデプロイメントを実現している。
また、ResNet-9やResNet-12といった小規模なバックボーンアーキテクチャを検討し、32x32ピクセルの入力画像サイズ、16個の特徴マップ数、ストライド畳み込みなどの設計パラメータを最適化することで、5-way 1-shotタスクにおいて54%の精度を達成しつつ、30ms以下の低遅延を実現している。
통계
提案システムは、PYNQ-Z1ボード上で6.2Wの消費電力で動作し、30msの推論遅延を実現している。
ResNet-9アーキテクチャを使用し、32x32ピクセルの入力画像サイズ、16個の特徴マップ数、ストライド畳み込みを採用している。
인용구
"Few-shot learningは、わずかな数の教師データでも新しいタスクを学習できる手法である。"
"FPGA SoCは、消費電力が重要な場合や低遅延が求められる場合に、DNNの展開に適した hardware候補である。"
"提案のPEFSLパイプラインは、FPGA SoCでの組み込み型Few-Shot Learningシステムの設計、トレーニング、評価、デプロイメントを可能にする。"