FPGA 기반 Convolution-Transformer 하이브리드 EfficientViT 가속기

본 논문은 FPGA 기반의 EfficientViT 전용 가속기를 제안한다. 이를 위해 다양한 연산 유형을 효율적으로 지원하는 재구성 가능한 아키텍처와 인접 레이어 및 연산 간 융합을 통해 계산 자원 활용도와 대역폭 요구사항을 크게 개선하는 시간 다중화 및 파이프라인 데이터 흐름을 설계하였다.