이 논문은 FPGA SoC에서 적은 샘플 학습을 구현하는 과제를 다룹니다. 주요 내용은 다음과 같습니다:
적은 샘플 학습 기반 객체 분류를 위한 엔드-투-엔드 오픈소스 파이프라인 PEFSL을 개발했습니다. 이 파이프라인은 Tensil 오픈소스 프레임워크를 기반으로 하며, DNN 백본의 설계, 학습, 평가 및 배포를 지원합니다.
MiniImageNet 데이터셋을 사용하여 저전력, 저지연 데모 시스템을 구축하고 PYNQ-Z1 보드에 배포했습니다. 이 시스템은 30ms의 지연 시간과 6.2W의 전력 소비를 달성했습니다.
다양한 네트워크 아키텍처와 하이퍼파라미터에 대한 설계 공간 탐색을 수행했습니다. 이를 통해 적은 샘플 학습 성능과 하드웨어 구현 간의 최적의 균형을 찾았습니다.
제안된 시스템의 성능을 CIFAR-10 분류 작업에서 다른 FPGA 구현과 비교했으며, 유사한 수준의 정확도와 지연 시간을 달성했습니다.
이 연구는 로봇, 드론, 자율 주행 차량 등의 분야에서 실시간 객체 인식을 위한 새로운 응용 프로그램을 가능하게 할 것입니다.
A otro idioma
del contenido fuente
arxiv.org
Consultas más profundas