제안된 SRAM 기반 메모리 내 연산 아키텍처는 2개의 8비트 벡터에 대한 MAC 및 ReLU 연산을 단일 메모리 내 연산 주기에 단일 A/D 변환으로 완료할 수 있으며, 이를 통해 기존 대비 8배 ADC 관련 면적 및 에너지 절감을 달성했다.